التحقيق من دقة شبكات القدرة الكهربائية المستخدمة لترانزستورات CMOS باستخدام برنامج الماتلاب
الشريط الجانبي للمقالة
محتوى المقالة الرئيسي
الملخص
شبكات الطاقة معقدة لوجود فيها اعداد كبيرة من الترانسستورات تتجاوز الملايين حيث ان هذا العدد الكبير يؤدي الى جعلها معقدة من حيث التصميم وايضا التحليل. ان بناء
خوارزميات نموذجية تحتوي على بوابات منطقية وتعمل اوتوماتيكيا هو الطريقة المثلى لحل مشكلة تعقيد شبكات الطاقة. في هذا البحث تم اقتراح تصميم نموذجا جديدا
للمستهلكين على اساس وجود مقاومة فعالة حيث تم استخدام عناصر سلبية في هذا النموذج وبالاعتماد على حساب المقاومة والسعة الفعالتين للبوابات المنطقية حيث كل ساعة
من الوقت يتم تبديد الطاقة المتبددة والمخزنة و ان مجموع الطاقة يتم نمذجتها بالاعتماد على التفاعل الحاصل بين المستهلكين وشبكات الكهرباء و يمكن اعتماد طرق فيزيائية
حسابية واعتبار كل مجموعة من المستهلكين في كل شبكة فرعية هي ضمن الدوائر الكلية.تم التركيز على التفاعل ما بين شبكات التوزيع والمستهلكين لتلك الطاقة. وباستخدام
الماتلاب / المحاكاة يتم التحقق من دقة عمل النظام وذلك لتحديد المواضيع التقنية ذات الصله بتشغيل النظام لشبكات القدرة.
تفاصيل المقالة
القسم
هذا العمل مرخص بموجب Creative Commons Attribution 4.0 International License.
THIS IS AN OPEN ACCESS ARTICLE UNDER THE CC BY LICENSE http://creativecommons.org/licenses/by/4.0/
المراجع
Kogel T, et al. A modular simulation framework for architectural exploration of on-chip interconnection networks. Proceedings of the 1st IEEE/ACM/IFIP international conference on Hardware/software codesign and system synthesis: ACM; 2003. pp. 7-12.
Hemani A, et al. Network on chip: An architecture for billion transistor era. Proceeding of the IEEE NorChip Conference. Jaipur, India; 2009. pp. 110-116.
Chen HH, Ling DD. Power supply noise analysis methodology for deep-submicron VLSI chip design. The 34th annual Design Automation Conference: ACM; 1997. pp. 638-643.
Chowdhury R, Bo Ruahm T. Design of a microgrid system. International Journal of Innovative Research in Science, Engineering and Technology 2015; 4 (7): 5262-5269.
Manna K, Singh S, Chattopadhyay S, Sengupta I. Preemptive test scheduling for network-on-chip using particle swarm optimization. VLSI Design and Test: Springer; 2013. pp. 74-82.
Chandrakasan AP, Bowhill WJ, Fox F. Design of high-performance microprocessor circuits. 3rd ed. ed. New York: Wiley-IEEE press; 2010.
Gonzalez R, Gordon BM, Horowitz MA. Supply and threshold voltage scaling for low power CMOS. IEEE Journal of Solid-State Circuits 1997; 32 (8): 1210-1216.
Lasseter RH. Micro-grids: IEEE power engineering society winter meeting, New York, NY, 2015; 8 (01): 305-308.
Consoli E, Giustolisi G, Palumbo G. An accurate ultra-compact I–V model for nanometer MOS transistors with applications on digital circuits. IEEE Transactions on Circuits and Systems I 2012; 59 (1): 159-169.
Gharpurey R, Kinget P. Ultra wideband: circuits, transceivers and systems. Ultra Wideband: Springer; 2008. pp. 1-23.